Search - VHDL CPLD

[Compress-Decompress algrithms] SIJTQ6tQ

Description: 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。一、功能说明已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停可以随时记时、暂停后记录数据。待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。【注意】秒表为后来添加功能，所以有很多功能不成熟！ -err
Platform: | Size: 677888 | Author: luoliang | Hits:

[Embeded-SCM Develop] vspi_VHDL

Description: FPGA/CPLD VHDL语言实现SPI，拥有两种模式，FPGA/CPLD即可工作在主机模式，又可工作在从机模式 -FPGA/CPLD VHDL language SPI, have the two models, FPGA/CPLD can work in host mode, but also work in slave mode
Platform: | Size: 248832 | Author: 张焱 | Hits:

[VHDL-FPGA-Verilog] VGA_example

Description: FPGA/cpld 控制显示器显示 VHDL源码内有测试程序-FPGA/cpld control display VHDL source code, there are test procedures
Platform: | Size: 963584 | Author: 张焱 | Hits:

[VHDL-FPGA-Verilog] trafic

Description: CPLD lattice1032 VHDL实现交通灯控制！-CPLD lattice1032 VHDL to achieve control of traffic lights!
Platform: | Size: 144384 | Author: 徐家汇 | Hits:

[SCM] solution1324

Description: SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬件的运用。 4.CPLD/ FPGA 每一I/O Pin 皆有逻辑状态监视器，以便迅速了解每一引脚状态。 5.清楚标示每一管脚的脚位，易于观察和测量。 6.使用并口在开发系统下直接下载。 7.可在线将CPLD/ FPGA 程序到FLASH ROM，实验仪可独立运行，适合大学生EDA 电子竞赛。 8.可做8051 和CPLD/ FPGA 的组合电路实验。 9.适用于WINDOWS95/98/NT/2000/XP 操作系统。 10.数万门的现场可编程芯片让设计所思即所得。 -err
Platform: | Size: 171008 | Author: vobno | Hits:

[Software Engineering] FPGA

Description: 系统应用FPGA技术，通过VHDL编程，在CPLD上实现。电子琴的基本原理是产生各个音符对应的频率，将频率放大后驱动喇叭发出音响。该电子琴包括手动弹奏与自动演奏两种功能，其中手动弹奏时还可录音回放。文中叙述了电子琴的设计原理和分块实现的方法，详细介绍各模块的设计及模块之间的连接组合方法，还包括电子琴的使用说明。-System FPGA technology, the adoption of VHDL programming, to achieve in the CPLD. The basic principles of flower is the corresponding frequency of each note will be the frequency of enlarged issued after the driver speaker audio. Playing the organ, including manual and automatic playing two functions, which also play recordable playback manually. The paper describes the design of flower and block the realization of the principle of the method, details of the module design and module combination of the connection between the methods also include the use of electric piano note.
Platform: | Size: 49152 | Author: 严术骞 | Hits:

[VHDL-FPGA-Verilog] vhdlkey7279

Description: cpld，环境是quartusii中vhdl语言开发7279读写键盘程序-cpld, the environment is quartusii in VHDL language to develop reading and writing 7279 keyboard program
Platform: | Size: 610304 | Author: 夏杰 | Hits:

[VHDL-FPGA-Verilog] PCMCIACPLD

Description: 基于Samsung2410平台的PCMCIA中的DMA测试程序和Wait程序，还有经编译后的CPLD参数。-PCMCIA-based platform Samsung2410 the DMA test procedures and Wait procedures, as well as compiled by the CPLD parameters.
Platform: | Size: 14336 | Author: 星梦 | Hits:

[VHDL-FPGA-Verilog] DIVIDEFREQUCE

Description: 使用VHDL语言写的一些奇次和偶次分频源程序，在使用CPLD/FPGA的过程中有一定的参考价值-VHDL language used to write a number of odd and even sub-sub-frequency source, in the use of CPLD/FPGA process has some reference value
Platform: | Size: 1024 | Author: 王桥国 | Hits:

[VHDL-FPGA-Verilog] vhdl_fft

Description: 一个用vhdl语言（硬件描述语言）编写的fft实现程序。fft用途很广，该程序可以在cpld或fpga等硬件上实现，软件坏境为maxplus10.0及以上或quartus2。-A use of VHDL language (Hardware Description Language), prepared by the procedure fft realize. fft uses a very wide, the program can CPLD or FPGA hardware to achieve, software environments for maxplus10.0 and above or quartus2.
Platform: | Size: 30720 | Author: 楚琳 | Hits:

[VHDL-FPGA-Verilog] Manchester

Description: 基于FPGA/CPLD，采用VHDL语言的曼彻斯特的编解码实现。还包含曼彻斯特码的说明文档。-Based on FPGA/CPLD, using VHDL language codec Manchester realize. Manchester code also includes documentation.
Platform: | Size: 175104 | Author: 周水斌 | Hits:

[VHDL-FPGA-Verilog] VHDL_Study_zhejiang

Description: 浙江大学的VHDL中文教程，共127页，PPT课件，是教学和快速入门的重要参考资料-Zhejiang University Chinese VHDL Tutorial, a total of 127, PPT courseware, teaching and Quick Start is an important reference
Platform: | Size: 382976 | Author: okblack | Hits:

[VHDL-FPGA-Verilog] veriloghdl

Description: 来自精益求精的德国人讲授的VERILOG课件，想接触FPGA/CPLD开发的人是必看的课件。
Platform: | Size: 4944896 | Author: 王方 | Hits:

[Compress-Decompress algrithms] CPLD

Description: VHDL 源程序开发环境：MAXPLUS II 10.2-VHDL source code development environment: MAXPLUS II 10.2
Platform: | Size: 40960 | Author: 赵津 | Hits:

[VHDL-FPGA-Verilog] xapp355

Description: Serial ADC Interface write in VHDL based on xilinx cpld
Platform: | Size: 33792 | Author: jiang | Hits:

[VHDL-FPGA-Verilog] ise

Description: FPGA/CPLD设计工具---Xilinx ISE使用详解光盘源代码，Xilinx公司推荐的FPGA/CPLD培训教材-FPGA/CPLD design tools-Xilinx ISE explain the use of CD-ROM source code, Xilinx Inc. recommended FPGA/CPLD training materials
Platform: | Size: 22214656 | Author: 文成 | Hits:

[VHDL-FPGA-Verilog] i2c

Description: SAA7114 和 FPGA/CPLD之间通讯的程序，本人觉得比较好，而且里面还添加了，ROM，用来存取IIC的常数和读来的数据。-SAA7114 and FPGA/CPLD communication between the procedures, I feel better, but it also added, ROM, used to access the IIC to the constant and time data.
Platform: | Size: 8192 | Author: 张亚伟 | Hits:

Category

Source Code

Web/Internet

Develop Tools

Document

Other

Search in results

OS

Platform

Language

File Type

Search list